Show simple item record

dc.contributor.authorSusam, Ömercan
dc.contributor.authorArslan, Şuayb Şefik
dc.date.accessioned2019-03-20T13:32:39Z
dc.date.available2019-03-20T13:32:39Z
dc.date.issued2018en_US
dc.identifier.citationSusam, O., & Arslan, S.S., (May 2-5, 2018). 2018 26th Signal Processing and Communications Applications Conference (SIU). Parallelization and performance analysis of reversible circuit synthesis. Izmir, Turkey. 1-4.en_US
dc.identifier.urihttps://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=8404854
dc.identifier.urihttps://hdl.handle.net/20.500.11779/1027
dc.description.abstractKuantum bilgisayarların son on yılda yükselen popülerliği tersinir devre sentezine verilen ilginin de artması ile sonuçlanmıştır. Bu çalı¸smada, literatürde popüler olarak bilinen temel fonksiyonlara dayalı bir sentezleme algoritmasının paralelleştirilmesini gerçekleştirdik. Klasik yöntemlerin tersine, temel fonksiyonları bir kütüphanede toplamadan ihtiyaç duyulan durumlarda openMP kütüphanesi kullanarak paralel olarak sentezledik. Tersinir devreler iki çekirdekli i¸slemcide (hyperthearding ile 4 aktif dizinli) paralel olarak sentezlendiğinde, seri sentezleme performansına göre 2.6 kata varan hızlanmalar elde edilebileceği gösterilmiştir. Literatürde bilinen sentezlenmelerin paralel ve seri olarak karşılaştırmalı kıyaslaması sonucu paralel sentezlemenin etraflıca operasyon iş yüklerinde daha hızlı olduğu gözlenmiştir.en_US
dc.description.abstractRising popularity of quantum computers in the last decade resulted in increased interest paid to reversible circuit synthesis process. In this work, a popular essential function-based synthesis algorithm known in the literature is parallelized using openMP library. Contrary to conventional way, essential functions are synthesized when needed without keeping a table-lookup library. When the reversible circuit is synthesized in parallel using a double core processor (4 active threads with hyperthearding technology), around 2.6 speed-up is demonstrated relative to the performance of serial synthesis work. Comparison between serial and parallel synthesis by using common benchmark circuits demonstrated that the performance of the proposed parallel synthesis is always better in the overall operation work load.en_US
dc.language.isoturen_US
dc.publisher26th IEEE Signal Processing and Communications Applications Conference, SIU 2018en_US
dc.publisherIEEEen_US
dc.relation.ispartof26. IEEE sinyal işleme ve iletişim uygulamaları kurultayıen_US
dc.rightsinfo:eu-repo/semantics/closedAccessen_US
dc.subjectParalel hesaplamaen_US
dc.subjectTersinir devreleren_US
dc.subjectElektronik tasarım otomasyonuen_US
dc.subjectParallel computationen_US
dc.subjectReversible circuitsen_US
dc.subjectElectronic design automationen_US
dc.titleParallelization and performance analysis of reversible circuit synthesisen_US
dc.title.alternativeTersinir devre sentezinin paralelleştirilmesi ve performans analizien_US
dc.typeconferenceObjecten_US
dc.departmentMühendislik Fakültesi, Bilgisayar Mühendisliği Bölümüen_US
dc.authoridŞuayb Şefik Arslan / 0000-0003-3779-0731en_US
dc.authoridŞuayb Şefik Arslan / K-2883-2015en_US
dc.identifier.startpage1en_US
dc.identifier.endpage4en_US
dc.relation.publicationcategoryKonferans Öğesi - Uluslararası - Kurum Öğretim Elemanıen_US
dc.description.wosidWOS:000511448500334en_US
dc.description.scopusid2-s2.0-85050804163en_US
dc.contributor.institutionauthorArslan, Şuayb Şefik
dc.description.woscitationindexConference Proceedings Citation Index- Scienceen_US
dc.identifier.wosqualityN/Aen_US
dc.description.WoSDocumentTypeProceedings Paperen_US
dc.description.WoSPublishedMonthMayısen_US
dc.description.WoSIndexDate2018en_US
dc.description.WoSYOKperiodYÖK - 2017-18en_US
dc.identifier.doi10.1109/SIU.2018.8404481en_US
dc.identifier.scopusqualityN/Aen_US


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record